摘要：為了提高數(shù)據(jù)記錄器的傳輸速度,提出采用千兆以太網(wǎng)進行數(shù)據(jù)通信。基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸是目前應(yīng)用較為廣泛的一種傳輸手段,但大多數(shù)支持千兆以太網(wǎng)的物理芯片并未集成傳輸協(xié)議棧以及接口轉(zhuǎn)換模塊,導(dǎo)致其無法直接進行數(shù)據(jù)傳輸,針對這一問題,提出利用程序進行IP核設(shè)計的解決方案,將以太網(wǎng)MAC層接口以及通信協(xié)議報頭封裝為可根據(jù)實際需求對UDP/IP協(xié)議棧進行調(diào)整的可配置IP核。首先分模塊進行流程介紹,之后對其進行封裝設(shè)計,最后進行結(jié)果驗證,經(jīng)驗證此IP核速度可達到950Mbit/s,性能較佳。